본문 바로가기
IT/Hardware/Storage

ISSCC에서 보여준 낸드플래쉬 메모리의 대용량화의 트랜드

by 에비뉴엘 2012. 3. 9.
반응형


●진행되는 NAND의 미세화와 대용량화 
 
NAND 플래시는, 드디어 원칩 16 GB가 당연한 시대에!?

 미 샌프란시스코에서 2월 19일~23일까지 개최된 반도체의 회로설계 컨퍼런스 「ISSCC(IEEE International Solid-State Circuits Conference) 2012」로, NAND의 대용량화의 이치가 보여 왔다.

 이번 ISSCC에서는, 대기업 NAND 벤더의 Samsung Electronics와 도시바/SanDisk가, 각각 20nm이하의 최신 프로세스로의 NAND 칩을 발표했다. 그러나, 어느쪽이나 주력이 되는 2bits/Cell의 MLC(Multi-Level Cell)에서는, 64 Gbit 칩(8GB)의 발표에 머물었다. 즉, MLC는 2xnm프로세스 세대와 같은 용량으로, 배용량의 128 Gbit는 MLC에서는 발표되지 않았다.128 Gbit MLC(16GB)를 발표하고 있는 것은, 현재 상태로서는 IM Flash Technology(IMFT 인텔*마이크론 연합) 만이라고 되어, 주류는 아직 64Gbit에 머물 전망이다.도시바/SanDisk는 ISSCC로 128Gbit 칩을 발표했지만, 3bits/Cell의 TLC(Triple-Level Cell)였다.TLC는, 쓰기가능 회수등의 제한으로부터, 용도가 한정되기 위해, 현재 주류가 될 수 없다.

그래서 현재(2012년 2월) 기술적으로 1위를 달리는 회사는 IMFT(인텔*마이크론연합)이다. 그 다음으로 도시바/샌디스크 연합
DRAM시장에서 절대강자로 군림하던 삼성이 낸드메모리쪽에선 위세가 약하다.


삼성의 20nm급의 64Gbit MLC NAND칩(8GB)




도시바/SanDisk의 128Gbit TLC NAND칩(16GB)


위는 NAND의 주류칩의 용량이다.

현재는 20~19 nm(1xnm)의 프로세스 세대가 등장하고 있는 중이다. 2007년 전후의 16Gbit까지는, SLC(Single-level Cell)로부터 MLC에의 이행도 포함해 거의 1년 남짓으로 이행해 왔다.이것이, 1년에 NAND 용량이 2배가 된다고 하는 「황의 법칙(Hwang's Law)」의 시대였다.그 시대의 트랜드는 아래같았다.


용량과 가격과 생산량의 트랜드


 그런데 , 16Gbit 근처에서, 용량증대가 둔화하기 시작했다. 한때는 이대로 대용량화가 둔화할까 생각되었지만, 어느 정도 페이스는 돌아와 64Gbit까지 도달했다.그것이 현재의 상황이다. 그러나, 128Gbit NAND가, 20~19nm세대에 주류가 되지 않는다고 하면, 역시, NAND의 대용량화의 페이스는 어느 정도 둔화한 채로된다.

 다만, 그런데도, 여전히 무어의 법칙과 동등한가 그 이상의 하이 페이스는 유지하고 있다.이전의 황의 법칙의 시대가 비정상이었던 만큼으로, 반도체 제품으로서는, 아직껏 NAND는 대용량화의 우등생으로, 다른 메모리 기술을 접근하지 않았다. 그 점에서는, 대용량화가 무어의 법칙보다 둔화하고, 신불휘발성 메모리에 철썩철썩 뒤쫓을 수 있고 있는 DRAM와는 큰 차이가 있다.

 덧붙여서, SSD의 스펙시트에는 이전부터 128 Gbit (16GB)칩이 있다고 생각할지도 모르다.그러나, 그것은 다이를 적층한 패키지이며, 단체의 다이로의 용량은 아니다. 단체 다이에서는, 그림과 같은 조각으로 용량이 많아지고 있다.NAND의 대용량화의 동향을, 보다 자세하게 die size(반도체 본체의 면적)로 보면 다음과 같이 된다.

●적합한다이사이즈에 납입한다
 
 ISSCC로의 발표를 보면, 도시바의 19nm프로세스의 64 Gbit MLC NAND의 다이가 112.8평방 mm, Samsung의 서브 20 nm프로세스의 64 Gbit MLC NAND의 다이가 109.5평방 mm.작년(2011년), IMFT가 작년(2011년) 발표한 20nm프로세스의 64 Gbit MLC NAND는 118평방 mm로, 어느 정도의 차이는 있지만 거의 가까운 레벨에 갖추어진다. 이 사이즈는, NAND로서는 어느 정도의 크기인가.아래가, 지금까지 발표된 주요한 NAND칩의 die size를, 시간축으로 나란해질 수 있던 것이다.대체로의 양산 시기 또는 양산 예측 시기에 배치되어 있다.




 이 그림에서는, 같은 용량대의 NAND칩을 같은 색으로 발라 있다. 예를 들면, 그린의팁은 64 Gbit 칩, 물색이 32 Gbit 칩, 옐로우가 16 Gbit 칩, 얇은 레드가 128 Gbit 칩이다.화선은 메모리 종류를 나타내고 있어 물색이 2 bits/Cell의 MLC, 레드가 3 bits/Cell의 TLC, 보라색이 4-bit MLC, 그레이가 SLC가 되고 있다.ISSCC로 발표된 칩은, 토시바/SanDisk의 64 Gbit MLC가 우하의 그린으로, 128 Gbit TLC가 게다가의 레드다.IMFT의 128 Gbit MLC는 die size가 공개되어 있지 않기 때문에, 그림중에는 없다.

 이것을 보면, 역사적으로 NAND는 100평방 mm전후로부터 170평방 mm전후까지의 사이즈를 스위트스팟 다이로서 온 것을 알 수 있다. 발표 베이스라면 거대 다이도 있지만, 실제로 시장에 나온 제품은, 거의 이 사이즈에 들어가고 있다. 역을 말하면, 이 레인지의 사이즈가 아니면, NAND의 코스트는 경제적으로 성립되지 않는다.

 ISSCC로 발표된 도시바/SanDisk의 19nm프로세스의 128 Gbit TLC NAND도 170.6평방 mm와 제대로 이 사이즈에 들어가는 사이즈가 되어 있다.한편, IMFT는, 128 Gbit MLC NAND의 die size를 발표하지 않지만, 아마 스위트스팟의 사이즈를 넘는다고 생각된다. 20~19 nm에서는, MLC에서는 128 Gbit는, 경제적으로 메인 스트림의 die size에 납입할 수 없다고 추측된다. 피트하는 것은 TLC로의 128 Gbit까지의 같다.

 스윗스팟의 제약이 힘든 것은, NAND는 최근까지, 팁을 고가격으로 팔리는 시장이 없었기 때문이다. DRAM의 경우는, 고가격으로 팔리는 서버용으로 대형다이를 있을 수 있었지만(최근에는 스택으로 DRAM도 대형 다이는 성립되지 않게 되어 있다), NAND는 최근까지 고가격을 붙여지는 서버용 SSD라고 하는 시장이 없었다.그러나, IMFT는, NAND 벤더안에서는, 특히 엔터프라이즈 SSD 시장에 포커스 하고 있기 때문에, 스윗트스팟의 사이즈를 넘는 사이즈여도 상품화하는 의미가 있다고 보여진다.

 덧붙여서, 스윗트스팟의 사이즈는 시장에서의 NAND가격에 의해서 변화한다. 현재는, NAND가격의 하락이 계속 되고 있기 때문에, 스윗트스팟가 아래로 천이하고 있다고 생각된다.

●프로세스 미세화는 일정한 페이스에 침착하다 
 die size의 축소의 최대의 원동력은 프로세스 기술의 미세화다. 아래의 그림은, 프로세스의 조각으로 각 칩의 다이를 늘어놓아 바꾼 것이다.세대는 기본은70% 쉬링크로서 있어, 중간적인 프로세스 세대가 들어가는 경우는, 1세대를 그림중으로 2 분할하고 있다.논리 프로세스와 같이 예쁘게 70%새겨로 되어 있지 않은 경우도 있지만, 일응의 기준으로는 된다.

 



 늘어놓아 보면, 프로세스가 1세대 진행되면 동일한 정도의 사이즈의 다이로 거의 2배의 용량이 되고 있는 것을 알 수 있다. 이 페이스라면, 10nm대의 중반의 프로세스(그림중으로 말하는 1ynm프로세스)가 되면, 어느 메이커도, 128Gbit MLC가 스윗스팟의 die size에 들어 올 것이다.

 또, 현상의 die size와 프로세스의 관계가, 5xnm에서 4xnm로 이행 했을 때와 닮아 있는 일도 안다.5xnm대에서는 컸어던 다이가, 4xnm로 스윗스팟의 아래쪽의 사이즈에 빠졌다.그것과 같이, 2xnm로 컸었던 사이즈가, 20~19 nm로 스윗트스팟아래에 와있다.

 이렇게 해 보면, 프로세스의 이행은 순조롭게 추이해 온 것처럼 보이지만, 실은 그렇지 않다. 본래라면, NAND의 프로세스 미세화는, 4xnm 근처로부터 슬로다운 할 전망이었다.

 그런데 , 프로세스 기술로 우위에 서려고 하는 Intel-Micron의 IMFT가, 3xnm 프로세스로부터 미세화를 서둘렀기 때문에, 다시 업계 전체가 스피드업 했다.IMFT에 끌리도록, 20~19nm프로세스까지 가까스로 도착했다.무엇보다, 지금까지는, IMFT의 칩은, 미세화해도 다른 대기업보다 다이가 크기 때문에, 미세화의 이점을 완전하게는 살리는 것이 되어 있지 않았다.또, Samsung이나 도시바는, 미세화 페이스를 앞당겼지만, IMFT 정도의 페이스로는 되지 않았다.

 프로세스 기술과 die size의 관계는, 메모리 밀도를 지표로 하면 알기 쉽다.아래는 다이면적에 대한 메모리 용량의 밀도를 세로축으로 한 차트다.세대가 진행되면, 메모리 밀도는 배가되어 간다.그레이의 1 bit/Cell의 MLC에 대해서, 물색 2 bits/Cell의 MLC는 2배의 밀도, 레드의 3 bits/Cell의 TLC는 MLC의 1.4배의 밀도, 보라색의 4 bits/MLC는 TLC의 게다가 1.4배 밀도다.이 4 라인이 줄서, 프로세스 세대마다 2배의 페이스로 용량이 증가해 간다.


 
 그림의 우상의 구석에 있는 그린의 박스가, 이번 ISSCC로 발표된 도시바/SanDisk의 64 Gbit MLC다. 그림 중안에서 그린의 띠가 64Gbit 칩을 스윗스팟의 die size로 제품화하는데 적합한 밀도다.ISSCC의 도시바/SanDisk 64 Gbit MLC 칩은, 정확히 그린의 띠 위의 구석에 위치하는 것을 알 수 있다.

 그러나, 물색 박스의 MLC는, 아직 128 Gbit 칩의 생산에 적절한 메모리 밀도의 레드의 띠에 도달하고 있지 않다.그에 대하고, TLC에서는, 우상의 레드의 박스로 나타내 보인 ISSCC의 도시바/SanDisk 128 Gbit 칩이 레드의 띠에 들어가 있다.여기까지를 보면, 20~19nm는, MLC가 64 Gbit칩의 밀도에 아직 머물고 있어 TLC가 정확히 128 Gbit 칩의 역에 이른 참이다.

●직공 기술적으로 칩을 소형화하는 도시바 등 톱 벤더 
 NAND의 칩의 소형화와 메모리 밀도의 향상은, 프로세스 미세화만으로 완수할 수 있고 있는 것은 아니다.예를 들면, 도시바는 이번, 직공 기술적으로 다이를 작게 하는 과정을, ISSCC로 공개했다.

 도시바/SanDisk는 이번 64 Gbit 칩으로는, 종래의 2프레인의 어레이 구성을 그만두고, 싱글 어레이 구성으로 전환했다. 아래의 횡장의 칩이 작년(2011년)의 ISSCC로 발표한 24nm프로세스의 64 Gbit MLC 

 
 본 대로 2개의 셀 어레이로 나누어져 있다.그에 대하고, 종장의 사진이 금년(2012년) 발표한 19nm프로세스의 64 Gbit MLC 칩으로, 이쪽은 어레이가 1개가 되어, peripheral부가 2변에 정리하고 있다.종래 아키텍쳐라면 117.3평방 mm의 die size가 된 것을을, 아키텍쳐를 바꾸는 것으로 peripheral 회로등을 깎아, 112.8평방 mm에 축소했다고 한다.물론, 페이지 사이즈의 증대등의 트레이드 오프도 있지만, 그 이상으로 die size의 축소가 요구되고 있는 것을 알 수 있다.

 이번 발표로부터 전체의 흐름을 보면, NAND의 대용량화는, 황의 법칙의 시대의 하이페이스에는 돌아오지 않기는 하지만, 일정한 페이스로 계속 되고 있는 것을 알 수 있다. 다만, 미세화가 진행되는 것에 따라 개발의 허들은 높아지고 있어 미세화가 막힌 앞의, 3D NAND나 후계 불휘발성 메모리의 화제가 업계를 요란하게 하고 있다.

 

 
마이크론에서 만든 기업용SSD

34nm SLC, 용량은 175GB와 350GB, 읽기 3GB/s, 쓰기 2GB/s, 4KB 랜덤 읽기 750000 IOPS, 쓰기 341000 IOPS.
가격은 175GB가 2800달러, 350GB는 5600달러. 

델 서버에 처음 쓰입니다.

 
반응형

댓글