삼성전자가 생각하는 차세대 메모리 아키텍쳐의 방향

▲2013년 8월 6일 삼성전자의 독자 기술 '3차원 원통형 CTF(3D Charge Trap Flash) 셀구조'와 '3차원 수직적층 공정' 기술이 동시 적용된 이 제품은 

기존 20나노급 대비 집적도가 2배 이상 높아 생산성이 대폭 향상됐다.

용량은 16GB

반도체 메모리 기술 및 제품에 대한 이벤트 (강연회 겸 전시회) "MemCon (멤콘)"가 2013년 8월 6일 (현지 시간) 미국 캘리포니아 주 산타 클라라에서 개최되었다.

　"메모리 컨퍼런스"를 줄인 "MemCon (멤콘) '은 10년이 넘는 역사를 가진 이벤트이며, 반도체 메모리 업계에서 몇 안되는 전문 이벤트이기도하다. 미국 실리콘 밸리에서 출발하는 이벤트인데, 최전성기에는 미국 외에 중국 (상하이)과 일본 (도쿄)에서도 개최된다는 대규모 행사가되었다. 예를 들어 2006년에는 미국 실리콘 밸리 (3일 개최)와 오스틴 (1일 개최) 일본 도쿄 (2일간 개최), 중국 상하이 (1일 개최)에서 MemCon가 개최되고있다.

　MemCon의 주최자는 미국의 민간 기업 Denali Software. 회사는 메모리 컨트롤러 등의 회로 블록 (반도체 IP)을 반도체 제조 업체에 라이선스하는 기업 ( "IP 벤더"라고도 함)이다. 당연히 모든 메모리 기술에 강하다. 그리고 재미있는 것은 메모리 시장 분석가까지 고용했다. 이 Denali Software가 프로모션과 메모리 업계의 발전을 목적으로 창설 한 것이 MemCon의 시작이다.

　2006 년 ~ 2007 년에 전성​​기를 맞이한 MemCon하지만 2008 년 ~ 2009 년 DRAM 가격 급락과 경기 침체에 의해 개최 규모를 대폭 축소시켜 나간다. 

2008 년과 2009 년, 장소는 실리콘 밸리 단지가되었다.

　그리고 2010 년 5 월에는 반도체 회로 설계 도구의 주요 공급 업체인 미국의 Cadence Design Systems가 Denali Software를 인수한다. 

2010 년 Memcon은 회기를 하루에 짧게 한 축소판에서 개최되었다. 작년까지 실리콘 밸리에서 3 일간 개최했기 때문에 꽤 쓸쓸했다.

　이듬해 (2011년) 더 심했다. Denali 의한 단독 이벤트로 Memcon가 없습니다 모회사 (Cadence) 고객을위한 정기 이벤트에 내장되어 버린 것이다.

　단지, 과연 회로 설계 도구 및 메모리 기술은 고객층이 어긋나 있으며, 2011 년 행사에서 고객의 평가는 좋지 않았다 것 같다. 그 때문인지 다음 2012 년에는 Cadence의 주최로 MemCon이 부활하고 혼자 개최되었다. 회기는 1 일과 짧지 만 MemCon의 부활을 기뻐하는 목소리가 적지 않았다.

　전년의 평가가 높았 기 때문에 올해 (2013 년)는 MemCon을 도쿄와 실리콘 밸리에서 개최하기로 Cadence 결정했다. 한때 끊어지는 듯 한 반도체 메모리 업계의 이벤트가 서서히 부활하고있는 것을 환영하는 목소리가 적지 않다. 실리콘 밸리의 회장도 MemCon의 부활을 기뻐하는 소리가 방문자의 일부 들렸다.

대역폭과 저장 용량이 메모리에 양대 요청

MemCon 2013은 오전 기조 연설, 오후가 기술 강연이 있었다. 기조 강연은 3 개있어, Cadence Design Systems, Micron Technology, Samsung Semiconductor의 순서로 강연이 실시되었다. 그 중에서는 삼성전자의 기조 연설이 매우 흥미로웠다. 이번에 삼성전자의 발표내용을 소개해 본다.

　"New Directions in M​​emory Architecture"라는 제목으로 강연 한 것은 미국 Samsung Semiconductor의 Memory System Architecture Lab 수석 부사장 인 Bob Brennan 씨이다. Brennan 씨는 2013년 4월에 삼성전자에 합류하기 이전에는 1991년 5월부터 2013년 4월까지 인텔에 근무하고 있었다.

　강연 제목에도 있듯이, Brennan 씨는 컴퓨터의 메모리 아키텍처의 새로운 방향을 논의했다. 시작에 컴퓨팅 장치의 주력이 PC에서 모바일 (스마트 폰과 미디어 태블릿)로 이행하고있는 상황을 출하 대수 예측에서 보여 주었다. 2016년의 출하 대수 전망치는 PC가 3억 2,000 만대, 미디어 태블릿이 4억 2,000 만대, 스마트 폰이 16억대이다.

이어 메모리 시스템에 대한 요구를 설명했다. 메모리 시스템에 대한 양대 요청은 대역폭 (데이터 전송 속도) 및 스토리지 용량이다. 스마트 폰과 미디어 태블릿과 같은 모바일과 클라우드의 보급에 의한 서버용 모두 메모리 시스템 대역폭 확대와 저장 용량의 증대가 앞으로도 요청이 계속 이어질 전망이다.

▲대역폭 (데이터 전송 속도)에 대한 요구의 확대. 

▲저장용량의 확대. 

용량 증가 요구는 모바일용보다 서버용이 강하다.

　이러한 요구에 부응하여 반도체 메모리는 DRAM과 비 휘발성 메모리 (현재 NAND 플래시 메모리)이다. 그러나 이러한 반도체 메모리도 성능 트레이드 오프가 있고, 기술 개발 없이는 전체 성능의 향상은 어렵다. DRAM에서는 대역폭과 저장 용량, 대기 시간, 소비 전력이 트레이드 오프의 관계에있다. NAND 플래시 메모리는 입출력 속도 (IOPS) 및 스토리지 용량을 다시 쓰기 수명, 소비 전력이 트레이드 오프의 관계에있다. Brennan 씨는 이러한 트레이드 오프를 정삼각형의 조합으로 표현하고 있었다.

▲DRAM의 성능향상과 낸드메모리의 성능향상은 트레이드오프 관계

속도,전력,용량,수명 모두 서로 관련이 있다.

DRAM의 개발 방향을 대역폭과 용량으로 분할

DRAM에 보면, 지금까지와 같은 대역폭 (데이터 전송 속도)의 강화는 앞으로 매우 어려워진다. DDR4 타입까지 어떻게 든 될 것 같지만, 그 다음은 확실하지 않다. 

과거의 연장이 아닌 새로운 기술에 의한 해결 수단이 필요하다.

　DRAM에서는 메모리 용량의 증가도 어려워지고있다. 기억 밀도의 향상 (실리콘 면적당 메모리 셀 개수의 향상)을 견인 해 온 반도체미세화가 지금까지처럼은 진행 없게되어 있기 때문이다. 어떤 혁신 (혁신)이 필요하다고한다.

▲DRAM 대역폭 발전추세

▲DRAM 반도체 미세공정 발전추세

곧 기술적한계에 도달한다.

▲DRAM 레이턴시는 발전추세

불행하게도 거의 변함이 없다.

　대역폭을 획기적으로 개선하는 기술로 물망에 오르고 있던 것은, 입출력 (I/O) 수를 대폭 확대하는 '와이드 아이오 (Wide IO) "이라는 기술이다. 모바일 용으로는 512개, 서버용으로는 1,024 개 같은 매우 많은 I/O를 갖춘 DRAM이 고안되어 개발되고있다. 기존의 DRAM 기술에 의한 I/O 수는 16개 또는 32개 정도이므로, Wide IO는 16 배 ~ 64 배의 I/O 수있다. 따라서 핀 당 입출력 속도를 절반으로 낮춰도 기존 8배 이상의 대역폭을 기대할 수있다.

　이러한 대역폭에 민감한 메모리 기술의 약점은 저장 용량을 확대하기 어려운 것이다. 그래서 DRAM의 계층을 2개로 나누어 CPU에 가까운 계층을 대역폭 높은 DRAM, CPU에서 먼 계층을 기억 대용량 DRAM과 아이디어를 Brennan 씨는 피로하고 있었다. 또한 DRAM의 계층은 메모리 아키텍처의 진화의 첫 단계라고 자리 매김했다.

▲"와이드 아이오 (Wide IO)"DRAM 개요. 

왼쪽은 모바일에서 "Mobile WIO2"라고.

오른쪽은 서버용 혹은 네트워크 용으로 'HBM (High Bandwidth Memory) "

▲모바일 기기와 서버 장비의 DRAM의 계층화

▲DRAM의 계층화 (1 단계)

낸드플래시는 3차원 회로기술로 한계를 극복

여기에서 Brenann 씨는 화제를 NAND 플래시 메모리로 돌아 섰다. NAND 플래시 메모리에서도 미세화와 대용량화가 어려워지고있다. 동시에 다시 쓰기 수명이 짧아지고있다. 따라서 메모리 컨트롤러는 지능형 제어를 실시하여 다시 쓰기수명을 유지하면서 빠른 속도 (높은 입출력 속도)를 유지한다. 또한 대용량화에는 3차원화 한 메모리 셀 (3D Scaling)가 유효하다고했다 (참고 : 삼성전자은 전날 8월 5일 3D NAND 플래시 메모리의 생산 개시를 발표하고있다 .)

　그리고 HDD를 주체로하는 스토리지에서는, 속도를 중시의 NAND 플래시 메모리와 용량 중시하는 HDD의 2계층으로 나누어 진다고 전망 (제 2 단계)을 보여 주었다. 

이 전망 ​​자체는 일부 서버 나 PC 등에서는 이미 현실화되고있다. 스토리지의 NAND 플래시의 침투가 한층 더 진행하는 것이다.

▲낸드플래쉬의 미세화공정

현재 19nm로 양산중이다.

▲반도체 미세화가 진행될 수록 수명은 줄어든다.

특히 SLC에서 MLC로의 이동보다 MLC에서 TLC로의 이동이 수명을 크게 깍아먹는다.

▲NAND 플래시 메모리의 과제를 해결하는 기술이다. 

지능형 컨트롤러 기술을 통해 빠른 속도 (IOPS) 및 다시 쓰기 수명 (Endurance)의 양립을 도모한다. 

대용량화는 3차원 메모리 셀 (3D Scaling)에 의해 달성한다.

▲스토리지 계층화 (2 단계). 

DRAM과 NAND 플래시의 사이를 묻는 STT-MRAM

그런데 대역폭과 지연 시간을 각각 가로축과 세로축으로 각종 메모리 기술을 매핑하면 DRAM 기술과 NAND 플래시 메모리 기술 사이에 큰 성능 차이가 존재한다. 

메모리 시스템을 구축 할 때 이러한 큰 성능 차이는 메모리 시스템의 성능을 제한한다. 별로 바람직하지 않습니다.

　이 간격을 다른 메모리 기술로 채울 수 있다면, 메모리 시스템의 성능이 높아진다. 그 후보가되는 것이, 자기저항메모리 (STT-MRAM) 기술 이다. STT-MRAM 기술은 NAND 플래시 메모리보다 훨씬 빠른 비 휘발성 메모리를 실현 가능한 기술로 기대되고있다. DRAM 기술에 비해 STT-MRAM 기술은 대기시 소비 전력과 데이터 보존 성능 (DRAM은 휘발성 메모리)에 뛰어나다. 그러나 DRAM 기술이 수십 년의 양산 실적을 자랑하는 생산 기술인데 반해, STT-MRAM 기술은 연구 개발 단계에 있기 때문에 생산 기술로 완성되지 않는다.

　향후 연구 개발에 의해 STT-MRAM 기술과 같은 DRAM과 NAND 플래시 메모리의 성능 차이를 채우기 메모리가 등장하면 메모리 아키텍처를 더욱 진화 할 가능성이있다. 제 2 단계에서는 대역폭이 높은 쪽에서 메모리 (및 스토리지) 기술은 "광대역 DRAM", "대용량 DRAM", "NAND 플래시 메모리 (지능형 컨트롤러와 함께)", "HDD"라고되어 했다. 이것이 새로운 메모리의 소개로 3 단계로 진화한다. 이 때의 메모리 계층은 대역폭이 높은 측에서 "광대역 DRAM", "새로운 메모리", "NAND 플래시 메모리 (지능형 컨트롤러와 함께)"가된다.

DRAM과 NAND 플래시 메모리 사이에 큰 성능 차이가 존재한다. 그 성능 격차를 해소 메모리가 필요하다.

▲자기저항메모리 (STT-MRAM)와 DRAM의 성능을 비교 한 레이더 차트

▲미래의 메모리 아키텍처 (제 3 단계)

여기에서 필자의 개인적인 견해된다. 위의 메모리 아키텍처 예측, 특히 제 3단계 아키텍처는 메모리 시스템의 종합 성능을 높인다는 관점에서 상정 된 것이다. 

제조 비용의 문제는 제껴두고라는점이 논란이 되고있다. 그러나 실제로는 제조 비용은 매우 큰 문제로 발생된다. STT-MRAM이 광대역 DRAM과 NAND 플래시 메모리 사이에 나누어 들어가려면 현재 DRAM에 가까운 큰 저장 용량과 DRAM 다음 비트 비용을 깨달을 필요가있을 것이다.

　대용량화와 제조비용 절감이 STT-MRAM의 개발에 난제이지만, 삼성전자는 최대의 반도체 메모리 제조 업체이므로, STT-MRAM을 무시할 수는 없다. 오히려 한국 삼성전자의 연구 개발 팀 외에, 미국 STT-MRAM 벤처 기업 Grandis를 2011 년에 인수하는 등 적극적으로 개발을 다루고있는 것으로 보인다. 최근에는 전 세계의 대학으로 STT-MRAM의 요소 기술 개발을 위탁하는 프로그램 "SGMI (Samsung Global MRAM Innovation) 프로그램 '을 출시하고있다. 

SGMI 프로그램에 의한 위탁 연구는 현재 모집 중이며, 연구 자체는 2014년에 시작 계획이다.

하이닉스와 도시바는 2011년부터 STT-MRAM 공동개발을 해오고 있다.